<div dir="ltr">Hello Alexander,<div class="gmail_extra"><br><div class="gmail_quote">On Wed, May 29, 2013 at 9:23 AM, Alexander Smirnov <span dir="ltr"><<a href="mailto:alex.bluesman.smirnov@gmail.com" target="_blank">alex.bluesman.smirnov@gmail.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">There is single method to set clock-rate for both audio and video pll-s<br>
in i.MX6q clock system implementation. That's possible due to they have<br>
similar set of registers with a different bases. But there is also one<br>
common register: CCM_ANALOG_MISC2, which contains post-dividers.<br>
<br>
In current implementation, independently of whether audio or video clock<br>
is going to be set, the mask 0xc0000000 is applied to MISC2 register.<br>
This means, that if the audio clock rate is changed, the video clock<br>
post-dividers possibly will be corrupted.<br>
<br>
This patch fixes the issue described above.<br>
<br>
Signed-off-by: Alexander Smirnov <<a href="mailto:alex.bluesman.smirnov@gmail.com">alex.bluesman.smirnov@gmail.com</a>><br></blockquote></div><div><br></div><div style>I am adding Fabio and Mahesh in Cc so they can take a look in this patch.</div>
<div style><br></div><div style>Regards,</div><div><br></div>-- <br>Otavio Salvador                             O.S. Systems<br><a href="http://www.ossystems.com.br" target="_blank">http://www.ossystems.com.br</a>        <a href="http://projetos.ossystems.com.br" target="_blank">http://projetos.ossystems.com.br</a><br>
Mobile: +55 (53) 9981-7854            Mobile: +1 (347) 903-9750<br>
</div></div>